2009-07-28 ■ Verilogのタイミング検証用記述方法でspecify~endspecifyがあるのを知った。パスに遅延をわりあて、タイミング制約を満たしているかを調べることができるそうだ。まだ書き方がよくわかっていない。