日本語の資料があったのでメモ http://www.ovmworld.org/userguides/OVMUG2.0Jrev01.pdf

Verilogのタイミング検証用記述方法でspecify~endspecifyがあるのを知った。パスに遅延をわりあて、タイミング制約を満たしているかを調べることができるそうだ。まだ書き方がよくわかっていない。