PS Vitaが発売されたので気になる情報をまとめてみた

PS Vitaのスペック

Cortex-A9 MP 4コア
PowerVR SGX543MP4+ (英Imagination Technologies社製)
メモリ512MB (PSPでは32MB)
16:9型5インチ有機ELディスプレイ (960×544ドット)、約1677万色
GPS
3軸電子コンパス
6軸モーションセンサー(3軸ジャイロスコープと3軸加速度センサー)
Wi-Fi
Bluetooth 2.1+EDR準拠(A2DP/AVRCP/HSP対応)
背面マルチタッチパッド
カメラ（前面、背面の２つ）60fpsでの撮影も可能
ゲームカートリッジ「PlayStation Vitaカード」は2GBと4GB。基本的にROMだが全体の5%〜10%は書き込み可能容量となっており、セーブデータの保存やアップデートやバグ修正パッチを格納。

Cortex-A9 4コアの1コアはOS制御用、他の3コアをゲーム用に割り当て。
OSは独自OS。PSPやPS3でも独自OSだったが、PSPなどではゲーム中はOSはカーネルのみをメモリ上に置いて、他は退避させていた。PS Vitaではゲーム中も残る。

古くは「PowerVR2」がドリームキャストで採用された。
PowerVR SGX543MP4+の4は4コアのこと。＋は顧客であるSCE独自拡張仕様。PowerVR SGX543MP4+はSCE以外に提供予定はない。
PowerVRはOpenGS ES 2.0準拠。(DirectX9、プログラムシェーダ3.0と同じ世代でPS3と世代はおなじだが、パフォーマンスはPS3と同等ではない）
SGX543MPはアーキテクチャ的には16コアまで対応。マルチコアは奇数コアもありえる。1コアあたりのコア面積は2.6mm2、16コアで32mm2。MP4で3mm強。200MHz動作時の4コアあたりのスループットは、毎秒1億3,300万ポリゴン、毎秒40億ピクセル程度。
1コア辺りのシェーダーユニット（パイプライン)は4。MP4では4倍の16。
PowerVRは、レンダリングパイプラインがTBDR（Tile Based Deferred Rendering）アーキテクチャベース。NVIDIAやAMDは奥行きを描写するためにZバッファを使うがTBDRでは使わない。Zバッファを使わないのでバスを経由するメモリアクセスを少なくする事ができる。
PowerVR 5シリーズではOpen CLに対応。ただしEP(Embedded Profile)のみで、FP(Full Profile)には対応していない。

ちなみにAppleのコンフィグはMP2。

PowerVR は次のシリーズ6を開発中。

またイマジネーションテクノロジーズはプログラムレイトレーシングの「OpenRL」を提唱している。レイトレーシング専用プロセッサ「Caustic Two」を公開予定。Caustic Twoの機能はPowerVRへ統合予定。(NVIDIAはプログラマブルレイトレーシングとして「OpticX」を提唱)

PowerVRはOCP(Open Core Protocol)バス、AXIバスでも対応。

ソース

Pogoplugを数ヶ月使ってみて

Googleリーダを読んでいるとPogoplugについての記事があったので、自分も数ヶ月使ってみた感想をまとめてみる。

自分の主な使い方は以下。

残念だったこと

ローカルのLAN内からのアクセスでも凄い遅い。
MacのTime MachineのHDDとして利用できない。
EverythingなどのHDD検索ソフトが対応していない。
アクセス頻度が高くない場合にはHDDが回転を止めるので、アクセス開始からデータの読み込みまでかなり待たされる。
外からアクセスできるといっても、iPhoneなどからのアクセスでは回線速度が遅いため、すべてのデータをPogoplugに置いておいて、外からアクセスといった使い方はできない。(実用的に使えるのは5MBくらいまで)
iPhoneアプリは閲覧性が悪い。検索できないので、フォルダ階層が深い場合や、沢山のフォルダが入っているような場合には非常に使いにくい。
ApertureのライブラリをPogoplugのHDDに指定は出来ない。

出たときはネットでかなりもてはやされていて、便利だろうと思っていたのですが、それほどでもないというのが正直な所でしょうか。

一番辛いところは検索ソフトが使い物にならないところでしょうか。PDFやpptが多いので、全てローカルHDDに入れていた時は、全HDDを検索対象としていても、1秒もかからずにEverythingでは検索出来るので重宝していたのですが。

パーソナルクラウドが快適というまでにはまだまだと言ったところでしょうか。

ARM

キャッシュにはL1キャッシュ、L2キャッシュ、L3キャッシュ…があるわけだけど、それぞれのデータに同じデータが含まれている構造のキャッシュは「inclusionキャッシュ」と呼ばれる。

一方、一部だけ同じデータが含まれている、もしくは含まれていない構造のキャッシュは「Non inclusionキャッシュ」と呼ばれる。

CPU間のキャッシュコヒーレンシを保つためには、他のCPUのキャッシュに、これから変更したいアドレスのデータが含まれているか確認作業が必要となる。これを「スヌープ」という。

inclusionキャッシュでは、L1,L2,L3のコヒーレンシが保たれているため、L3キャッシュのみをチェックすればL1,L2までさかのぼってスヌープしなくてもいい。
Non inclusionキャッシュではL1,L2,L3すべてのキャッシュをチェックする必要がある。

Cortex-A15ではL1キャッシュへのアクセスは全てL2キャッシュに届く。(Cortex-A15L3キャッシュはCPUコア内部にはなくDDR3などに該当する）

これによりL1キャッシュとL2キャッシュの間でやり取りが無くなるので性能が上がる。