検証でverilogを使って比較をする時は「===」「!==」というのを使うといい。 というのも、verilogではZやXが入っているため普通に「==」や「!==」では想定している動作とは異なってパスしてしまう。 ZやXが入っていた場合にはエラーを出したいときに「===」…

Verilogの取る論理値 大学などの論理回路ではデジタル信号は0/1の2値で表現されるのですが、Verilogでは4種類あります。 0 … 論理ゼロ 1 … 論理イチ Z … ハイインピーダンス X … 不定値 まずここでハイインピーダンスと不定値とは何かがわかりません。 C言語…

はてな界隈ではコンピュータ関係の人が多いのだけど、はてブを見る限りプログラマーやWebデザイン関係ばかりで、LSI設計に関してのエントリーが少なくて寂しい。なので自分で書いてみた。LSI設計の流れはこんな感じ。実際にはRTLがある程度出来た時点でレイ…