米Cavium、MIPS48コア2.5GHzの「OCTEON III」発表

Cavium社、48コアを搭載した2.5GHz駆動のOCTEON IIIを発表

詳細は元記事を参照してください。ブロック図はコチラから持って来ました。マルチコアCPUが当たり前になってきていますが、コア数が増大した場合に、キャッシュコヒーレンシの回路の占める割合が多くなることと、コア同士のキャッシュコヒーレンシが問題になり、コア数を増やしても性能向上できないという問題が出てきます。何も考えずにコア数を増やすと16コアくらいが限界です。(GPUのコア数が桁が違うくらい多いのはCPUのような構成ではないからため）

OCTEON IIIでは20Tbps以上の帯域を持つHyperConnectでコアとキャッシュを接続しているそうです。ブロック図を見るとL1キャッシュはコアごとに持っていますが、L2キャッシュは共有しているようですね。

ちなみにOCTEON IIではHyperConnectは8Tbpsだったので、かなり高速になりました。

20Tbpsの帯域をどうやって実現するのかということですが、Arterisという会社がNetwork on Chip(NoC)のインターコネクトを販売しており、Cavium社もArterisとライセンス提携しています。

Network on Chipにも色々あるのですが、例えばタイル状のものや、

リング上のものもあります。

インターネットの構成でトポロジー構成をどうするかという話がありますが、同じことがNetwork on Chipにも当てはまります。トポロジーによって性能や技術的難易度も変わってきます。 

OCTEON IIIブロック図のOCIは更にコアを増やしたい場合に使用するとのこと。最大384コアの構成まで出来るそうです。このような構成の場合は、キャッシュのスヌーピングを行うのですが、どのような処理をしているのかまでは調べてもわかりませんでした。似たような大規模構成ではディレクトリ方式を採用していましたが、どうなんでしょうか。

メモリはDDR4にも対応しており、さすがにサーバー側ではDDR4に置き換わってくるのでしょうか。

40GEtherやPCI Gen3に対応しているあたりも、さすがサーバー向けといった感じですね。